Layout e Verificação Física

Layout e Verificação Física

Como o esquemático se torna geometria de fabricação e como DRC e LVS evitam erros antes da produção.

O layout é a representação geométrica do circuito: difusão, polisilício, metais, vias e poços são posicionados em camadas que o processo de fabricação reconhece. Ele precisa respeitar as regras da tecnologia e preservar a conectividade do esquema.

Regras de projeto

Cada camada possui larguras e espaçamentos mínimos, além de requisitos de sobreposição e contatos. Essas regras protegem contra falhas de impressão, curtos e circuitos abertos causados pelas variações naturais do processo.

DRC e LVS

DRC (Design Rule Check) verifica se a geometria obedece às regras físicas. LVS (Layout Versus Schematic) extrai uma rede do layout e compara suas conexões e dispositivos com o esquemático. Os dois são complementares: um layout pode atender às dimensões e ainda estar conectado de forma errada.

Parasitismos

Fios e dispositivos próximos introduzem resistências e capacitâncias não presentes no desenho ideal. Em blocos rápidos ou analógicos, a extração desses parasitismos e a nova simulação são parte essencial da validação.